PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04245334 A

(43) Date of publication of application: 01 . 09 . 92

(51) Int. CI

G06F 9/38

(21) Application number: 03010557

(22) Date of filing: 31 . 01 . 91

(71) Applicant:

HITACHI LTD HITACHI MICOM

SYST:KK

(72) Inventor:


FUSHIDA AKIHIRO MATSUBARA KENJI

(54) INSTRUCTION PREREADING CONTROL SYSTEM COPYRIGHT: (C)1992, JPO& Japio FOR INFORMATION PROCESSOR

(57) Abstract:

PURPOSE: To prevent the instruction in an erroneous branching destination address from being read owing to the switching of an addressing mode when an instruction is read by a predicted branching destination address.

CONSTITUTION: The information processor is equipped with an associative memory for a branching instruction and prereads instructions, and the system consists of associative memory (branching destination associative memory) 10 for storing branching destination information on the branching instruction, an instruction unit 20 which prereads and decodes the instruction, an arithmetic unit 40 which executes the instruction, and a main memory 50 housing the instruction and data. In this case, an address mode register 16 and a predictive address mode register 17 are added to the associative memory 10 of conventional constituion and address modes are stored in a pair with the instruction address and branching destination address of the branching instruction.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-245334

(43)公開日 平成4年(1992)9月1日

(51) Int.Cl.*

識別記号

庁内整理番号

FI

技術表示箇所

G06F 9/38

330 A 8725-5B

F 8725-5B

審査請求 未請求 請求項の数1(全 7 頁)

(21)出顧番号

持顧平3-10557

(22)出顧日

平成3年(1991)1月31日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出顧人 000233169

株式会社日立マイコンシステム

東京都小平市上水本町5丁目22番1号

(72)発明者 伏田 晃弘

東京都小平市上水本町5丁目22番1号 株

式会社日立マイコンシステム内

(72) 発明者 松原 健二

神奈川県裏野市堀山下1番地 株式会社日

立复作所神奈川工場内


(74)代理人 弁理士 筒井 大和

(54) 【発明の名称】 情報処理装置の命令先読み制御方式

(57)【要約】

【目的】 予測による分岐先アドレスにより命令放み出しを行う際、アドレスモードの切換による誤った分岐先アドレスの命令放み出しを防止する。

【構成】 分岐命令に対する連想メモリを備え、命令の 先読みを行う情報処置装置であって、分岐命令の分岐先 情報を記憶する連想メモリ(分岐先連想メモリ)10 と、命令の先読み・解読を行う命令ユニット20と、命 令を実行する演算ユニット40と、命令およびデータを 格納する主メモリ50とから構成され、連想メモリ10 が、従来の構成に加えてアドレスモードレジスタ16お よび予測アドレスモードレジスタ17が追加され、分岐 命令の命令アドレスおよび分岐先アドレスにアドレスモードが対にして記憶されるものである。



【特許請求の範囲】

【調求項1】 分岐命令のアドレスおよび該分岐命令の分岐先アドレスとを記憶する分岐先連想メモリと、アドレス空間幅であるアドレスモードの切換を行うアドレスモード切換手段とを備えた情報処理装置の命令先読み制御方式であって、前記分岐先連想メモリに前記分岐先アドレスと該分岐先アドレスに対応するアドレスモードとを対にして記憶し、命令先読みを行う場合に、前記分岐先連想メモリから前記分岐先アドレスおよび前記アドレスモードを読み出し、前記アドレスモードに対応した前記分岐先アドレスにより分岐先命令の読み出しを行うことを特徴とする情報処理装置の命令先読み制御方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、分岐先連想メモリ(以下、単に連想メモリという)を備えた情報処置装置の命令先読み制御方式に関し、特にアドレスモードの切換を行う分岐命令において、アドレスモードの誤った切換による分岐先命令の読み出し防止が可能とされる情報処置装置の命令先読み制御方式に適用して有効な技術に関する。

[0002]

【従来の技術】従来、連想メモリを備えた情報処理装置としては、たとえば特別昭59-177653号公報などに記載されるように、分岐命令のアドレスと、この分岐命令の分岐先アドレスとを対にして連想メモリに記憶し、命令先読みアドレスとこの連想メモリに登録された分岐命令アドレスとが一致することにより、連想メモリに登録された分岐先アドレスに分岐するものとして制御されるものがある。

【0003】たとえば、連想メモリが図4に示すように、命令先読みアドレスまたは分岐命令アドレスを格納する命令アドレスレジスタ1と、分岐先アドレスを格納する分岐先アドレスレジスタ2と、命令アドレスおよび分岐先アドレスをそれぞれKEY部とDATA部に保持し、予測分岐命令アドレスおよび予測分岐先アドレスを送出する連想記憶装置3と、命令アドレスと予測分岐命令アドレスとを比較する命令アドレス比較器4と、命令アドレスの一致が報告された時に予測分岐先アドレスレジスタ5とから構成され、予測分岐先アドレスレジスタ5のアドレスを用いて分岐先命令の先読みを実行するようになっている。

[0004]

【発明が解決しようとする課題】ところが、前記のような従来技術においては、速想メモリにアドレスモードが記憶されていないため、アドレスモードが切り換えられた場合に分岐先アドレスを誤ってしまい、このために正しいアドレスによる命令の先統みをやり直さなければならないという問題がある。

【0005】その一例として、アドレスモードにより2

4ピットのアドレス空間と、31ピットのアドレス空間とを切り換える場合について図5により説明する。この場合に、アドレスモードの値が"0"を示すときは、24ピットのアドレス空間("00000000"番地~"00°FFFFF"番地の空間幅)、アドレスモードの値が"1"を示すときは、31ピットのア・レス空間("00000000"番地~"7FFFFFFF"番地の空間幅)に切り換えられるものとする。

2

【0006】たとえば、アドレスモード= "0"のときは、"00FFFFFF"番地の次番地である "00000000"番地にラップアラウンドされ、アドレスモード= "1"のときは、"00FFFFFF"番地の次番地は "01000000"番地となり、"7FFFFFFF"番地の次番地である "00000000"番地にラップアラウンドされる。

【0007】この時、連想メモリの予測による分岐先アドレスが"00FFFFFF"番地であったとすると、従来技術ではアドレスモードについての考慮がされていないため、"00FFFFFF"番地の命令もの次に先読みされる命令が"01000000"番地の命令とか、または"00000000"番地の命令aかの判定ができない。

【0008】仮に、夫説みを行う時点のアドレスモードの値("0"とする)を用い、命令もの次に"00000000"番地の命令aが読み出されたとすると、失読みの時点から先読みアドレスを予測された分岐命令が処理されるまでの間に、アドレスモードが"1"に切り換えられていたならば、予測による先読みのアドレスは誤っていたことになり、正しいアドレスの"010000000"番地により命令cの読み出しをやり直さなければならない。

【0009】従って、従来の命令先読み方式において 30 は、アドレスモードが切り換えられた場合に、再読み出 しにより処理性能が低下するという問題がある。

【0010】そこで、本発明の目的は、予測による分岐 先アドレスにより命令統み出しを行う際、アドレスモー ドの切換による誤った分岐先アドレスの命令統み出しを なくすことができる情報処理装置の命令先統み制御方式 を提供することにある。

【0011】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0012]

【課題を解決するための手段】本額において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0013】すなわち、本発明の情報処理装置の命令先 読み制御方式は、分岐命令のアドレスおよび該分岐命令 の分岐先アドレスとを記憶する分岐先連想メモリと、ア ドレス空間幅であるアドレスモードの切換を行うアドレ スモード切換手段とを備えた情報処理装置の命令先読み 制御方式であって、前記分岐先連想メモリに前記分岐先 アドレスとこの分岐先アドレスに対応するアドレスモー

50

3

ドとを対にして記憶し、命令先読みを行う場合に、前記 分岐先連想メモリから前記分岐先アドレスおよび前記ア ドレスモードを読み出し、前記アドレスモードに対応し た前記分岐先アドレスにより分岐先命令の読み出しを行 うものである。

[0014]

【作用】前記した情報処理装置の命令先読み制御方式によれば、命令先読みを行う場合に、分岐先連想メモリから分岐先アドレスと、この分岐先アドレスに対応するアドレスモードとを読み出して分岐先命令の読み出しを行 10 うことにより、分岐命令の実行前にアドレス空間幅の切換が行われた場合でも、予測分岐先アドレスで命令の先読みを行う際に、その分岐先アドレス生成時のアドレスモードを参照することができる。

【0015】これにより、アドレスモードの切換による 誤ったアドレス空間での命令の先読みをなくすことができ、予測分岐先命令の読み出し誤りによる処理性能の低 下を防止することができる。

[0016]

【実施例】図1は本発明の情報処理装置の命令先読み制御方式の一実施例である情報処理装置を示す全体構成図、図2は本実施例の情報処理装置における連想メモリを示す構成図、図3は本実施例の情報処理装置における命令ユニットを示す構成図である。

【0017】まず、図1により本実施例の情報処理装置の構成を説明する。

【0018】本実施例の情報処理装置は、たとえば分岐命令に対する連想メモリを備え、命令の先読みを行う情報処置装置とされ、分岐命令の分岐先情報を記憶する連想メモリ(分岐先連想メモリ)10と、命令の先読み・解読を行う命令ユニット20と、命令を実行する演算ユニット40と、命令およびデータを格納する主メモリ50とから構成され、主に信号練101~106によって信号の転送が行われる。

【0019】連想メモリ10は、たとえば図2に示すように、命令アドレスレジスタ11、分岐先アドレスレジスタ12、連想記憶装置13、命令アドレス比較器14および予測分岐先アドレスレジスタ15の従来の構成に加えて、さらに本発明の特徴であるアドレスモードレジスタ16および予測アドレスモードレジスタ17が追加が2れ、従来の分岐命令の命令アドレスおよび分岐先アドレスに、アドレスモードを追加した情報を記憶するものである。そして、命令アドレスは連想記憶装置13のKEY部に記憶され、分岐先アドレスおよびアドレスモードはDATA部に記憶される。

【0020】命令アドレスレジスタ11は、命令ユニット20よりIC (Instruction Count)の信号練101を介して命令先読みアドレス、または書き込み時の分岐命令アドレスを受け、信号練201、202を介してそのアドレスを連想記憶装置13に送出する。

【0021】分岐先アドレスレジスタ12は、連想記憶装置13に書き込み時の分岐先アドレスを受けるレジスタであり、命令ユニット20よりADDR(Address)の信号線105を介して分岐先アドレスを受け、信号線204を介して分岐先アドレスを連想記憶装置13に送出する。

【0022】連想記憶装置、3は、命令アドレスレジスタ11より信号線202を介して送出される命令アドレスの一部を索引アドレスとして、命令アドレスレジスタ11より信号線201を介して送出される命令アドレス、分岐先アドレスレジスタ12より信号線204を介して送出される分岐先アドレス、およびアドレスモードレジスタ16より信号線203を介して送出されるアドレスモード情報をそれぞれKEY部とDATA部に保持し、信号線205を介して予測分岐命令アドレスを命令アドレスと予測分岐先アドレスレジスタ15に、および信号線206を介して予測アドレスモード情報を予測アドレスモードレジスタ17に送出する。

【0023】命令アドレス比較器14は、命令アドレスレジスタ11より信号線201を介して送出される命令アドレスと、連想記憶装置13より信号線205を介して読み出された予測分岐命令アドレスとを比較し、その結果を信号線208を介して予測分岐先アドレスレジスタ15および予測アドレスモードレジスタ17に送出する。

【0024】予例分岐先アドレスレジスタ15は、信号 線208を介して命令アドレス比較器14による命令ア ドレスの一致が報告されると、連想記憶装置13より読 み出された予測分岐先アドレスを受け、PTA (Predic t Target Address) の信号線103を介して命令ユニッ ト20に送出する。

【0025】アドレスモードレジスタ16は、連想記憶装置13に書き込み時のアドレスモード情報を受けるレジスタであり、命令ユニット20よりAM(Address Mode)の信号練104を介してアドレスモード情報を受け、信号線203を介してアドレスモード情報を連想記憶装置13に送出する。

【0026】予測アドレスモードレジスタ17は、信号 練208を介して命令アドレス比較器14による命令ア ドレスの一致が報告されると、連想記憶装置13より読 み出された予測アドレスモード情報を受け、PAM (Pr edict Address Mode) の信号練102を介して命令ユニ ット20に送出する。

【0027】命令ユニット20は、たとえば図3に示すように、先読みした命令列を一時格納する命令バッファレジスタ21、22、命令語を切り出すアライナ23、命令語の命令アドレスを記憶する命令カウンタ24、命令語を記憶する命令レジスタ25、命令アドレスに4を50 加える加東器26、命令語を解読する解読器27、アド

)

レスを計算するアドレス計算器28、アドレスをアドレ スモード情報によりアドレッシングするアドレッシング 回路29、アドレスモードとアドレスをそれぞれ対にし て比較する比較器30、予測分岐先アドレスを予測アド レスモード情報によりアドレッシングするアドレッシン グ回路31、および2つのアドレスから一方をセレクト するアドレスセレクト回路32に加えて、本発明の特徴 であるアドレス空間の大きさを決定するアドレスモード 設定レジスタ (アドレスモード切換手段) 33が追加さ れた構成となっている。

【0028】そして、命令パッファレジスタ21、22 には、主メモリ50からのIDATA (Instruction Da (a) の信号線106が入力されており、主メモリ50か ら命令列が転送されてくるとその命令列を格納する。こ の場合に、命令パッファレジスタ21、22の2つがあ るが、通常は片方のたとえば命令パッファレジスタ21 が使用されており、分岐命令が出現するとその分岐先の 命令列が他方の命令パッファレジスタ22に格納され、 それ以降の命令列は次の分岐命令が出現するまで命令バ ッファレジスタ22に格納される。

【0029】さらに、命令レジスタ25の命令が解読さ れると、次の命令が命令パッファレジスタ21、22よ りアライナ23を介して取り出され、新たに命令レジス タ25にセットされる。

【0030】また、命令カウンタ24には、現在命令レ ジスタ25にある命令語の命令アドレスが記憶されてい るので、その値に4 (1命令語のパイト長に相当する) を加えた値が次の命令語の命令 アドレスとなる。そし て、アライナ23は、命令カウンタ24の値が出力され 合に、命令カウンタ24から出力されたアドレスは加算 器26で+4づつ増加されて、命令レジスタ25に次の 命令語が記憶されるときに命令カウンタ24に記憶さ れ、同時にICの信号線101を介して連想メモリ10 に出力される。

【0031】さらに、命令レジスタ5中の命令語の参照 するアドレスはアドレス計算器28で生成され、信号線 304を用いてアドレッシング回路29に送られ、アド レッシングされる。その後、アドレスセレクト回路32 に送られ、ADDRの信号線105を介して連想メモリ 10および主メモリ50に出力される。

【0032】一方、アドレスモード設定レジスタ33に は、実行中の命令列の存在するアドレス空間幅を示す情 報が常に格納されている。そして、このアドレスモード 設定レジスタ33の内容が書き換えられると、アドレス 空間の大きさの切換が起こり、AMの信号線104を介 して連想メモリ10に出力される。

【0033】演算ユニット40は、従来と同様に構成と され、命令ユニット20および主メモリ50に接続さ れ、主メモリ50に格納されているデータを命令ユニッ 50 ト20の指示により読み出して命令を実行するものであ

6

【0034】主メモリ50は、従来と同様の構成とさ れ、命令ユニット20および演算ユニット40に接続さ れ、命令およびデータを格納するものである。

【0035】次に、本実施例の作用については明する。

【0036】本実施例の命令先読み制御方式は、大きく 分けて前動作である中側読み出し動作と、本動作である 本読み出しおよび予測アドレス照合動作との2つの動作 10 によって実行される。

【0037】始めに、前動作の予測読み出し動作につい て説明する。

【0038】まず、命令ユニット20における命令の解 **読に先立って、連想記憶装置13を命令アドレスで探索** する。この場合に、それを含む語が存在するときには、 その語の中の分岐先アドレスとアドレスモード情報とを それぞれPAM、PTAの信号線102、103を介し て命令ユニット20に送る。

【0039】さらに、命令ユニット20では、その送ら 20 れた分岐先アドレスをアドレスモード情報によりアドレ ッシングを行い、ADDRの信号線105を介して主メ モリ50に送り、分岐先命令列の主メモリ50からの読 み出しを行う。この場合に、分岐先命令列は、主メモリ 50からIDATAの信号線106を介して命令ユニッ ト20に入力される。

【0040】続いて、本動作である先読み出しおよび予 別アドレス照合動作について説明する。

【0041】まず、命令ユニット20において分岐先命 令が解説されると、その分岐先の命令語のアドレスを求 る信号線305を用いて次の命令語を取り出す。この場 30 め、アドレスモードによるアドレッシングを行いADD Rの信号線105を介して主メモリ50へ送る。そし て、分岐先命令列を主メモリ50からIDATAの信号 線106を介して読み出す。

> 【0042】この場合に、本動作での分岐先命令列の読 み出しは、本動作での分岐先命令アドレスおよびアドレ スモード情報と、前動作での予測分岐先アドレスおよび 予測アドレスモード情報とを比較し、比較が一致したと きには行われない。また、比較が不一致のときには、本 動作での分岐先命令列の読み出しが行われるとともに連 40 想メモリ10の書換えを行う。

【0.043】次に、予測読み出し動作を詳しく説明す

【0044】まず、命令の先読みで主メモリ50から命 令列を読み出す。この時、命令アドレスが I C の信号線 101を介して連想メモリ10に転送される。そして、 ICの信号線101上の値が命令アドレスレジスタ11 に記憶され、その後命令アドレスレジスタ11に記憶さ れている命令アドレスの一致を、信号線202を介して 連想記憶装置13へ送出する。

【0045】さらに、このアドレスで連想記憶装置13

7

1

を検索し、対応するKEY部に記憶された分岐命令のアドレスと、DATA部に記憶された分岐先アドレスおよびアドレスモード情報とを読み出す。そして、命令アドレスレジスタ11より信号練201を介して送出された命令アドレスと、KEY部より読み出された分岐命令のアドレスとを命令アドレス比較器14で比較し、一致した場合に分岐先の予測が成立する。

【0046】その後、予測が成立すると、DATA部より読み出された分岐先アドレスとアドレスモード情報とをそれぞれ予測分岐先アドレスレジスタ15、予測アドレスモードレジスタ17にセットし、PTAの信号線103とPAMの信号線102を介して命令ユニット20へ送出する。

【0047】さらに、命令ユニット20に入力された予測分岐先アドレスは、アドレッシング回路31で同時入力された予測アドレスモード情報によりアドレッシングされる。そして、アドレッシングされた予測分岐先アドレスは、信号線307を介しアドレスセレクト回路32でセレクトされ、ADDRの信号線105を介して主メモリ50に送られる。

【0048】その後、この予測分岐先アドレスを用いて 主メモリ50からIDATAの信号線106を介して分 岐先命令列が読み出され、命令ユニット20に入力される。

【0049】そして、命令ユニット20において、その 分岐先命令列を空いている方の命令パッファレジスタ2 1または命令パッファレジスタ22に格納する。

【0050】続いて、本読み出しおよび予測アドレス照合動作を詳しく説明する。

【0051】この場合の本動作は、命令語が命令レジス 30 タ25に記憶されて解読されるときから開始され、始めに命令レジスタ25中の命令が分岐命令か否かが調べられる。そして、分岐命令であるときのみ以下の動作が行われる。

【0052】まず、アドレス計算器28を用いて分岐先アドレスを求め、その分岐先アドレスを信号線304を介してアドレッシング回路29に送出し、アドレスモード設定レジスタ33より信号線104を介して送出されたアドレスモード情報によりアドレッシングを行う。

【0053】そして、アドレッシングされた分岐先アドレスは、信号線306を介してアドレスセレクト回路32でセレクトされ、ADDRの信号線105を介して主メモリ50に送られる。その後、分岐先アドレスに対する分岐先命令列がIDATAの信号線106を介して命令ユニット20に転送される。

【0054】この時、同時にアドレス計算器28で生成された分岐先アドレスと、アドレスモード設定レジスタ33の値とを対にしてそれぞれ信号線304、104を介して比較器30に送出し、PTAの信号線103を介した予測分岐先アドレスと、PAMの信号線102を介50

した予開アドレスモード情報との値を対にしたものとの 比較を行う。

【0055】その結果、等しくないときのみ、主メモリ50よりIDATAの信号練106を介して読み出した分岐先命令列を命令ユニット20の命令パッファレジスタ22に格納する。この時、前動作は無効化され 本動作の処理が実行される。

【0056】その後、命令アドレスレジスタ11、分岐 先アドレスレジスタ12、アドレスモードレジスタ16 の値が、信号線202を介して送出される命令アドレス の一部を索引アドレスとして、それぞれ信号線201、 203、204を介して連想記憶装置13に書き込まれる。

【0057】一方、比較器30の結果が等しいときは、 本動作の以降の動作は行われず、前動作の処理を続行する。

【0058】従って、本実施例の命令先読み補御方式によれば、分岐命令の実行前にアドレス空間幅の切換が行われた場合でも、予測分岐先アドレスで命令の先読みを行う際に、その分岐先アドレス生成時のアドレスモードを参照できるので、アドレスモードの切り換わりにより誤ったアドレス空間での命令の先読みをなくすことができる。

【0059】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0050]

【発明の効果】本順において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

【0061】すなわち、分岐先連想メモリに分岐先アドレスとこの分岐先アドレスに対応するアドレスモードとを対にして記憶し、命令先読みを行う場合に、分岐先進想メモリから分岐先アドレスおよびアドレスモードを読み出し、アドレスモードに対応した分岐先アドレスにより、分岐命令の読み出しを行うことにより、分岐命令の実行前にアドレス空間幅の切換が行われた場合でも、予測分岐先アドレスで命令の先読みを行う際に、その分岐先アドレス生成時のアドレスモードを参照することができるので、アドレスモードの切換による誤ったアドレス空間での命令の先読みをなくすことができる。

【0062】この結果、予測分岐先命令の読み出し誤り による処理性能の低下を防止することができる。

【図面の簡単な説明】

【図1】本発明の情報処理装置の命令先読み制御方式の 一実施例である情報処理装置を示す全体構成図である。

【図2】本実施例の情報処理装置における運想メモリを 示す構成図である。

【図3】本実施例の情報処理装置における命令ユニット

10

を示す構成図である。

【図4】従来技術の一例である情報処理装置の連想メモリを示す構成図である。

【図 5 】従来技術の一例である情報処理装置のアドレス 空間を示す説明図である。

【符号の説明】

- 1 命令アドレスレジスタ
- 2 分岐先アドレスレジスタ
- 3 連想記憶装置
- 4 命令アドレス比較器
- 5 予測分岐先アドレスレジスタ
- 10 連想メモリ (分岐先連想メモリ)
- 11 命令アドレスレジスタ
- 12 分岐先アドレスレジスタ
- 13 連想記憶装置
- 1.4 命令アドレス比較器
- 15 予測分岐先アドレスレジスタ
- 16 アドレスモードレジスタ

[図1]

10 20 1C 101 20 1C 101 AM 102 PAM 103 PTA AM 104 ADDR 105 1DATA 106 40


- 17 予測アドレスモードレジスタ
- 20 命令ユニット
- 21 命令パッファレジスタ
- 22 命令パッファレジスタ
- 23 アライナ
- 24 命令カウンタ
- 25 命令レジスタ
- 26 加算器
- 27 解読器
- 10 28 アドレス計算器
 - 29 アドレッシング回路
 - 30 比較器
 - 31 アドレッシング回路
 - 32 アドレスセレクト回路
 - 33 アドレスモード設定レジスタ(アドレスモード切

換手段)


- 40 演算ユニット
- 50 主メモリ

[図2]

図 2




[233]



[25]

図 5



[24]

